文字サイズ

ＦＰＧＡによるディジタル回路設計

教材名	ＦＰＧＡによるディジタル回路設計
教材名２

教材ID	222
教材作成者名	稲森　邦一; 佐藤　隆
教材作成日	1999-03-31
改訂情報
ジャンル名	高度教材
分野名	電気・電子系
業種名	電気・電子部品製造業
職務名	電子回路設計
職務構成名	PLD・FPGA回路設計
区分名	教材
職業名	電気技術者

指導案

準備項目

１　エミュレーションボードとダウンロードケーブルの用意

２　エミュレーションボードについてパソコンから書き込みが行えるか確認

３　プロジェクターの準備

４　テキスト等の準備

５　受講生名簿

６　入り口看板の掲示

７　自己啓発支援のための相談シートの準備

※指導案詳細については指導員用テキストに記載

１日目

準備：テキスト

０９：１５　はじめに

・挨拶

・自己紹介

・喫煙場所，トイレ等の案内

・教室での飲食，喫煙禁止の案内

・昼食の案内

・日程の説明

・テキスト等の確認

・受講生のレベル確認（受講に対する前提知識があるか確認）

０９：３０　ロジックＩＣの変化とその分類

・デバイスの進化

集積度の向上により、変化していくＩＣについて説明

・ワンチップへの集積

現在では、汎用ＩＣの組合せではなく、新製品には機能を集積した新しいカスタムＬＳＩを開発するのが主流になってきました。その利点を理解させます。

・ＡＳＩＣとＰＬＤ

カスタムＬＳＩの種類を簡単に説明すると共に、ＡＳＩＣとＰＬＤについてその違いと利点及び欠点を理解させる

・ＰＬＤの基本構造

ＰＡＬ、ＰＲＯＭ、ＰＬＡの構造を説明し、AND-ORアレイによる論理形成の概要を理解させる。

１０：３０　休憩

１０：４５

・FPGA/CPLDの基本構造

より大規模な回路に適応させるため登場したPLD（FPGA及びCPLD）の各構造を説明する。

・FPGAとCPLDの違い

構造の違いによって生じる各デバイスの特徴を説明する。

・大規模回路の論理回路設計

回路設計を取り巻く現在の状況と、それを解決するための設計手法（トップダウン設計法、階層設計、ＩＰの利用、HDL設計等）を理解させる。またトップダウン設計フローからシミュレーションの重要性を説明する。

１１：１５　組合せ回路の論理圧縮

・ブール代数と組合せ回路

ブール代数の公式について、対応する組合せ回路と比較しながら理解を深める。

１２：１５　昼食

１３：００

・論理式の標準形と圧縮手法

論理圧縮

論理圧縮の意味と利点を説明する。

・カルノー図による論理圧縮

カルノー図の基本形（その並べ方の意味）を説明し、隣接する項同士がまとめられることを理解させる。また、例題を追いながら、手順を完全に理解させる。

・演習

理解できていない受講者にはこの時間に個別に対応し、全員に理解させる。

１４：３０　休憩

１４：４５

・クワイン・マクラスキー法による論理圧縮

目的や手法は、基本的にカルノー図法と変わらないので、カルノー図法と対比させながら、各工程の意味をよく理解させ、説明する。

・演習

１６：００　終了

２日目

９：１５　PLD回路設計

テキスト”MAX+PLUS2操作法”を見ながら、説明をする。

・PLD開発フロー

PLD回路を設計、製作する際の手順について説明する。

・PLD回路設計システムの説明

ISPについての説明

・PLDの構造

使用するPLDの構造について理解させる。

・開発ツール（MAX+PLUS２）の使用法

Windows95の基本操作がわかっているか確認を行う。

操作をプロジェクタに写して、受講者も同時に操作しながら進めていく。

１．回路デザインの入力法

例題の回路を描かせながら、説明を続ける。

１０：３０　　休憩

１０：４５

２．論理合成

論理合成の目的や、その動作を説明する。

論理合成後に、生成されたレポートファイルを参照し、ＰＬＤの構造にどの様な形でフィットさせたか確認することによって、ＰＬＤの構造を再度確認する。。

３．入出力ピンの配置

エミュレーションボードの入出力表を見ながら、ピンの配置を行う。

４．シミュレーション

シミュレーション用の波形を考えるとき、すべての条件を含み、かつ短い波形になるように説明する。

５．PLDへのプログラム法

エミュレーションボードが準備できているか確認し、PLDにプログラムする。

１２：１５　昼食

１３：００　　回路の設計演習

回路設計から、エミュレーションボードによる動作検証まで演習させる。

・演習　BCD７セグメントデコーダの設計

ドントケア条件について、その考え方や扱い方について説明し再度カルノー図法による論理圧縮を理解させる。また、PLD開発ツールの論理圧縮結果と、比較検討させる。

１４：３０　　休憩

１４：４５　　・演習　７セグメントデコーダ（１～F）の設計

LEDの点灯条件を説明し、回路の設計をさせる。

１６：００　終了

３日目

９：１５　　順序回路設計

・順序回路とは

組合せ回路と順序回路との違いを説明する。

・ステートマシンの概要

ステートマシンとは、状態図と回路との係わり、状態図の考え方

１０：３０　　休憩

１０：４５非同期式順序回路の設計方法

・設計フローの説明

順序動作からフローテーブルを求め、回路が最も簡単になるようなフロー行列を導き、出力式を求め、回路を構成する。

これらのことを簡単にフローの追いながら説明する。

・非同期式順序回路の例題説明

題意より設計フローを基に、（１）から（９）に従って順番に説明をする。

１２：１５　昼食

１３：００　　非同期式順序回路の設計演習

・非同期式順序回路演習の解き方

題意から設計フローを作り（１）から（９）に従って回路設計をし、エミュレーションボードによる動作検証まで演習させる。

１４：３０　　休憩

１４：４５　　・非同期順序回路（ＦＦ利用）の設計方法

フリップフロップを用いた回路をフローを追いながら説明する。

・非同期式順序回路（ＦＦを用いた）例題説明

１６：００　終了

４日目

９：１５　　非同期順序回路（ＦＦを用いた）設計演習

・非同期順序回路（ＦＦを用いた）の解き方

題意から設計フローを作り制御入力行列式から入力式を求め、回路設計をし、エミュレーションボードによる動作検証まで演習させる。

１０：３０　　休憩

１０：４５同期式順序回路の設計方法

・各ＦＦの特性表と励振表の説明

S-RFF、J-KFF、DFF、TFFの回路図、状態図、特性表と励振表の関係を説明する。

・同期式順序回路の例題説明

題意より設計フローを基に、（１）から（８）に従って順番に説明をする。

１２：１５　昼食

１３：００　　同期式順序回路の設計演習

・同期式順序回路演習の解き方

題意から設計フローを作り（１）から（８）に従って回路設計をし、エミュレーションボードによる動作検証まで演習させる。

１４：３０　　休憩

１４：４５　　・演習　４ビット２進カウンタの設計

・演習　BCDカウンタの設計

・演習　４ビット直列シフトレジスタの設計

その他

１６：００　終了

５日目

０９：１５　　総合回路設計演習

・２４時間時計を設計する。

仕様を作りそれを基に４人一グループでパート別に分け、それぞれの方法で回路を設計し、最終的に一つにまとめ完成させる。

悩んでいる人がいればグループで相談をして協力する体制を作るよう指導する。

１０：３０　休憩

１０：４５　引き続き演習

１２：１５　昼食

１３：００　引き続き演習

１４：３０　休憩

１４：４５　引き続き演習

１５：３０　解答例の配布

１５：４０　質疑応答及び総括

１５：５５　修了証授与

１６：００　終了　

※上記以外の資料（「教材」と「実技関連説明書」など）は、こちら（ユーザ名=ユーザIDとパスワードが必要です）。
ユーザ名とは会員登録時に発行されたユーザIDを指します。
ユーザ名とパスワードをお持ちでない方は教材作成支援情報メニュー一覧から会員登録を行って下さい。

ページのトップに戻る