【ＰＬＤⅠ】
(1)ディジタル回路設計の概要
・ディジタル回路のASIC化について説明する。
・ディジタル回路設計支援ソフトウェアについて説明する。
(OHPを用いて代表的な物とメーカ名を提示)
・ディジタル回路の記述法と設計法について説明する。
(従来の回路図による記述と言語による記述の比較)
・ASIC用ロジックデバイスについて説明する。
(プログラマブルロジックデバイスと書込みファイルの対応関係)
・論理代数と論理回路について説明する。
|
1.0（H）
|
(2)ＰＬＤ回路設計の手順
・OHPを用いてPLD開発の作業手順を説明する。
その後、簡単な例題(例題１)を用いて練習する。
|
0.5（H）
|
(3)ＰＬＤによる組合せ回路設計
(例1)基本論理回路
・基本論理回路をPLDに実現する。PLDの構造をOHPで示し、信号をピンに割り付ける時の制約条件を示す。
|
1.0（H）
|
(演習1)JEDECファイルの構造
・PLD書込みファイル(JEDECファイル)を用いてPLDの構造について考察する。
|
1.0（H）
|
(例2)2to4デコーダ
・アクティブロー回路の設計と真理値表内でのドントケアー値の使用法について習得する。
|
1.0（H）
|
(演習2)3to8デコーダ
・2to4から3to8への拡張法を考察する。
|
1.0（H）
|
(例3)2to1データセレクタ
・論理式による回路の実現法とレンジ記述によるビット数増減法を習得する。
|
1.0（H）
|
(演習3)8to1データセレクタ
・真理値表を論理式を混在させた記述法を習得する。
|
1.0（H）
|
(例4)ハーフ・アダー
・2進数による1ビットの加算回路を作成する。
|
1.0（H）
|
(例5)フル・アダー
・桁上げを含んだ1ビットの加算回路を作成する。
|
1.0（H）
|
(演習4)4ビットバスの加算回路
・ハーフ・アダーとフル・アダーを用いてNビットに拡張できることを考察する。
|
1.0（H）
|
(演習5)補数による加減算回路
・2の補数を用いると加減算を1つの回路で行うことができることを考察する。
|
1.5（H）
|
(例6)1ビット・コンパレータ
・2進数による1ビットの比較回路を作成する。
|
1.0（H）
|
(例7)4ビット・コンパレータ
・1ビット・コンパレレータをNビットに拡張する方法を習得する。
|
1.0（H）
|
(演習6)ローカル信号による回路合成の影響
・PLD内部で使用するローカル信号によって合成する回路が異なることを考察する。
|
1.0（H）
|
(例8)プライオリティ10進BCDエンコーダ
・ドントケアー値を用いた記述から合成される回路を推測する。
|
1.5（H）
|
(例9)ワンインクリメンタと出力信号制御
・出力信号の制御を行う記述を習得する。
|
1.5（H）
|
【ＰＬＤⅡ】
(1)順序回路の構造と動作について
・フリップ・フロップの動作について説明する。
・状態遷移図による動作記述について説明する。
・順序回路の応用であるステートマシンについて説明する。
・ISPデバイスについて説明する。
・ISPトレーニング・ボードについて説明する。
|
1.5（H）
|
(2)ＰＬＤによる順序回路設計
(例1)2ビットカウンタ
・2ビットのバイナリカウンタを実現する記述とF・Fのリセットを制御する
記述を習得する。ISPトレーニング・ボードに回路を書き込み、カウンタ回路の動作を確認する。
|
1.5（H）
|
(例2)入力条件付き2ビットカウンタ
・入力信号により状態の遷移先を制御する記述を習得する。
|
1.0（H）
|
(例2)入力条件付き2ビットカウンタ
・入力信号により状態の遷移先を制御する記述を習得する。
|
1.0（H）
|
(例3)4ビットバイナリUP/DOWNカウンタ
・カウンタの回転方向を制御する記述を習得する。
|
1.0（H）
|
(例4)2ビットグレイコードカウンタ
・各状態の状態値にグレイコードを用いる記述を習得する。
|
1.0（H）
|
(例5)4ビットグレイコードカウンタ
・グレイコード・カウンタに入力パルスの待ち動作を付加する。
|
1.0（H）
|
(例6)4ビットジョンソン・カウンタ
・状態値が1ビットのみ変化するジョンソン・カウンタを作成する。
|
1.0（H）
|
(例8)4ビットローダブル・カウンタ
・カウンタ値を入力信号からロードできるローダブル・カウンタを作成し、動作を確認する。
|
1.0（H）
|
(例9)8ビットシフトレジスタ
・パラレル/シリアル変換に用いられるシフトレジスタを作成する。
|
1.0（H）
|
(例10)6ビットローダブル・シフトレジスタ
・レジスタ値を入力信号からロードできるローダブル・シフトレジスタを作成し、動作を確認する。
|
1.0（H）
|
(例11)パルスエッジ検出回路
・入力信号の立上りと立下りを検出する回路を作成し、動作を確認する。
|
1.0（H）
|
(例12)ステッピングモータ制御回路
・ステッピング・モータの砺磁信号を発生する回路を作成する。
|
1.0（H）
|
(考察)順序回路における遷移条件の数
・状態値を定めるビット数により遷移先の数が決定されることについて考察する。
|
1.0（H）
|
(演習2)4ビットカウンタの従属接続
・4ビットカウンタを2個従属接続する記述法を習得する。
|
1.0（H）
|
(演習3)押しボタン信号機の制御回路
・押しボタン信号機の制御回路を複数のＰＬＤで実現する。
|
1.0（H）
|
(演習4)電子さいころ
・ステートマシンを利用して電子さいころを作成する。
|
1.0（H）
|
|
合計18Ｈ
|
【ＰＬＤⅢ】
(1)大規模ディジタル回路の設計
・大規模ディジタル回路設計に必要な機能別モジュール分割と階層化設計について説明する。
・回路図入力ソフトウェアによる階層記述法を説明する。
・言語記述からネットリストを生成する論理合成ソフトウェアについて説明する。
・ディジタル回路の検証に必要な論理回路シミュレータについて説明 する。
・FPGA開発に使用される配置・配線ソフトウェアについて説明す る。
・FPGAデバイス(LCA3020)の構造について説明する。
・LCAトレーニング・ボードについて説明する。
|
1.5（H）
|
(2)ＬＣＡによる回路設計例
(例1)同期式Nビットカウンタ
・回路図による4ビットカウンタの接続と各カウンタモジュールの状態遷移記述を習得する。また回路データをROM化し、LCAトレーニング・ボードで動作を確認する。
|
3.0（H）
|
(例2)RS232C受信回路
・パソコンのRS232Cポートからのスタート・ビットを検出し、シリアル信号をパラレル信号に変換する回路を実現する。ｃプログラムを用いて動作を確認し、オシロスコープで波形を観測する。
(以下同様)
|
3.0（H）
|
(例4)RS232C送信回路
・8ビットパラレル信号をシリアル信号に変換し、パソコンに転送する回路を実現する。
|
3.0（H）
|
(例5)A/D変換器の制御回路
・例4で実現された機能とA/D変換ICを用いてアナログ信号をシリアル信号に変換し、パソコンに転送する回路を実現する。
|
3.0（H）
|
(3)論理回路シミュレーションによる検証
・論理回路シミュレーションの手順を説明する。
|
0.5（H）
|
(例1)同期式Nビットカウンタ
・Nビットカウンタをシミュレーションするためのコマンドファイルを作成し、シミュレーションを行い実際の波形と比較する。(以下同様)
|
1.0（H）
|
(例2)RS232C受信回路
|
1.5（H）
|
(例3)アナログ出力回路
|
1.5（H）
|
(例4)RS232C送信回路
|
1.5（H）
|
(例5)A/D変換器の制御回路
|
1.5（H）
|
|
合計24Ｈ
|
